# スーパー接合構造を持つ自己バイアスチャネルダイ オードのデバイスシミュレーション

メタデータ	言語: Japanese	
	出版者:	
	公開日: 2016-05-12	
	キーワード (Ja):	
	キーワード (En): Tohoku Gakuin University, Channel	
	diode, Self-biased, Super junction, Device simulation	
	作成者: 對馬, 広隆, 工藤, 嗣友, 菅原, 文彦	
	メールアドレス:	
	所属:	
URL	https://tohoku-gakuin.repo.nii.ac.jp/records/589	

# スーパー接合構造を持つ自己バイアスチャネルダイオード のデバイスシミュレーション

## Simulation of a Self-Biased Channel Diode with a Super-Junction Structure

對馬 広隆*	工藤 嗣友**	菅原 文彦***
Hirotaka TSUSHIMA	Tsugutomo KUDOH	Fumihiko SUGAWARA

**Abstract:** In recent years, a self-biased channel diode with low power loss and thermal stability has been proposed. This diode has a trade-off relationship between the on-state voltage and the breakdown voltage, and thus, this problem needs to be resolved. In this paper, a super-junction structure is employed on a self-biased channel diode, and 2D device simulations are performed. The simulation results confirm that the breakdown voltage can be greatly improved without increasing the on-state voltage. The super-junction structure relaxes the electric field at the corners of the p-body junction, and therefore, the breakdown voltage improves by about two times, i.e., it becomes 140 V from 65 V. Therefore, the super-junction structure helps achieve high breakdown voltage without increasing the on-state voltage of the self-biased channel diode.

Keywords: Power Semiconductor Device, Channel Diode, Self-biased, Super Junction, Device Simulation

### 1 はじめに

近年, LSI の動作電圧が低下しており, これを 駆動する電源に低損失ダイオードの要求が高まっ ている<sup>[1]</sup>。また,携帯機器やスマートフォンなどの 移動端末の普及により, これらのバッテリ充電回路 にも同様の要求が高まっている。

現状における実用的な低損失ダイオードとして, ショットキーバリアダイオード(以降 SBD)が挙げら れる。SBD はオン電圧の低減化のため,仕事関 数が小さな電極材料を選択すると,逆方向電流の 増加を招き,かつ温度上昇による逆方向電流の増 大により電力損失は増加し,熱暴走するという問題 がある<sup>[2]</sup>。

また、パワーMOSFET を用いた同期整流ダ イオードは低損失であるが、同期制御用のゲート 信号が必要であり、ゲート回路での損失<sup>[3]</sup>が懸念 される。

さらにチャネルダイオードと呼ばれる MOSFET 構造のダイオード化を図ったデバイスが提案され ている。このデバイスではゲート信号は不要である が、ゲートバイアスの印加が必要なため、3 端子動 作となっている<sup>[4]</sup>。

上記チャネルダイオードに対し, 自己バイアス効 果を導入することにより 2 端子動作を可能にする 自己バイアスチャネルダイオード (Self-bias Channel Diode 以降 SBCD)を提案されている<sup>[5]</sup>。 このデバイスにはオン電圧と耐圧の間にトレードオ フ関係があり, その改善が求められている。パワー MOSFET においては, オン電圧と耐圧のトレード オフ関係改善のため, スーパー接合構造が提案さ れて, 1998 年に実証されている<sup>[6]</sup>。

本論文では SBCD に対し, スーパー接合構造 を導入することにより, オン電圧に悪影響を与える ことなく, 耐圧の向上が図れることをデバイスシミュ レーションにより確認したので報告する。

## 2 デバイス構造と動作原理

図 1 に DMOS 型(a)とスーパー接合構造を採用 した SBCD(b)を,図 2 に SBCD の等価回路を示 す。SBCD の特徴は,通常の DMOSFET(Double

<sup>\*</sup> 東北学院大学大学院

<sup>\*\*</sup> 神奈川工科大学

<sup>\*\*\*</sup>東北学院大学

Diffused MOSFET)におけるソース領域 n<sub>A</sub> とボディ領域 p<sub>b</sub> がポリシリコンゲートと短絡して、アノード 電極を構成し、もう一方のカソード電極と2 端子型 になっている点にある。スーパー接合構造の導入 は、深いトレンチに p型のエピタキシャル成長層 (p<sub>P1</sub>:p ピラー層)を埋め込むことで達成できる<sup>[7]</sup>。 また、シミュレーションに用いるスーパー接合構造 は高耐圧化を図るため、ピラー層のボトム部を n<sub>k</sub>+ 領域から若干離している<sup>[8]</sup>。

図2に示した通り、順方向は通常の DMOSFET のソース領域とドレイン領域が逆となり、カソード電 極に対して、アノード電極に正電圧が印加された 場合で、アノードと短絡しているゲート電極にも正 電圧が印加される。SBCD は熱平衡状態ですでに 弱く反転していて、n チャンネルが形成されている。 この状態ではわずかなゲート電圧印加により強く 反転し、電子が図1のn<sub>K</sub>領域からn<sub>b</sub>領域およびn チャネルを経由して導通状態となる。このとき、接 合  $J_2$ にも順バイアスが加わり、基板バイアス電圧と して働くためにチャネル電流が促進される。

上記と逆の印加電圧では、印加電圧のほとんど は逆バイアス接合 J<sub>2</sub>に加わるため、MOS ゲートに は電圧が印加されず、非導通状態となる。この場 合、DMOS 型では接合 J<sub>2</sub>のコーナー部に電界集 中が生じ、n<sub>b</sub> 領域を厚くしても耐圧は向上しない。 しかし、スーパー接合構造の採用により、p ピラー 層から横方向に伸びる空乏層により、接合 J<sub>2</sub>のコ ーナー部の電界集中が緩和され、高耐圧化が期 待できる。

## 3 シミュレーション結果および考察

#### 3.1 シミュレーション方法

本構造のシミュレーションでは、Silvaco 社の汎 用デバイスシミュレータである ATLAS<sup>[9]</sup>を用いてい る。シミュレーションに用いたデバイス構造のピラ 一領域  $p_{pl} \ge n$  ベース領域  $n_b$ は、同じ不純物密度 とし、  $p_{pl} \ge n_b$ を同じ幅の 1.25[ $\mu$ m]にして、 $n_b$ の厚 みを 6.2[ $\mu$ m]とした。 ピラー深さをパラメータとして、 0[ $\mu$ m](DMOS 型)、1[ $\mu$ m]、3.0[ $\mu$ m]、5.0[ $\mu$ m]と 変化させて、オン電圧と耐圧を調べた。

順方向特性は,順方向電流が 1[A](電流密度 40[A/cm<sup>2</sup>])に到達した場合の電圧をオン電圧とし, 一方,逆方向特性はリーク電流が 1[A](電流密度 40[A/cm<sup>2</sup>])に到達した場合の電圧を耐圧とした。



(a)DMOS 型 (b) スーパー接合構造 図1 DMOS 型およびスーパー接合構造 SBCD







#### 3.2 順方向特性

図3は通常の動作時の温度に相当する75℃に おける順方向特性を示している。立ち上がり電圧 は0.1V付近であり、順方向電流1Aのオン電圧は 0.3V程度である。pピラー層が深くなると、カソード 側から流れる電子電流の経路が狭まり、抵抗が 高くなって、オン電圧が高くなることが予想される。 しかし、図3から読み取れるようにその影響は小さ く、オン電圧もさほど変わらない。

#### 3.3 逆方向特性

図4は75℃における逆方向特性を示している。 DMOS 型では耐圧が 65[V]程度であるが, ピラー 層が深くなるほど, 耐圧が向上し<sup>[8]</sup>, ピラー層の深 さが 5.0[µm]の時は, 140[V]程度まで向上する。 また, リーク電流に大きな違いは見られず, ピラー 層が深くなることにより, 逆リーク電流が増大しない ことが分かる。

図 5 は、75℃のブレークダウン時における DMOS 型(a)とスーパー接合構造(b)の 2 次元電界 分布を示している。DMOS 型では、接合  $J_2$ 部のコ ーナー部に電界の集中がみられ、最大電界強度 が雪崩降伏を起こす臨界電界に達しやすく、空乏 層が伸びきらないうちにブレークダウンを起こして いる。一方、スーパー接合構造では、ピラー領域  $p_{pl} \ge n$  ベース領域  $n_b$  は同じ不純物密度であるの で、空乏層は  $p_{pl} \ge n_b$ 両者に対して横方向に広が る。さらにこれらの領域幅は狭いので、空乏層が 繋がり完全に空乏化している。従って、従来の DMOS 構造で見られる接合  $J_2$ のコーナー部での



(a) DMOS 型



<sup>(</sup>b)スーパー接合構造(ピラー深さ:5.0[μm])図5 2次元電界分布



図6 X-X'間での電界分布

電界集中が緩和され,かつ深さ方向に電界分布 が広がって,耐圧が向上する。

図6は、75℃のブレークダウン時の図1における X-X'間の電界分布を示している。ピラー層が深 くなるほど、J2 接合のコーナー部の最大電界強度 が緩和され低減されている。また、深さ方向の電界 分布は直線分布から比較的電界が高い台形分布 となるので、電界の積分値は大きくなり、高耐圧化

### 4 まとめ

本報告では、提案しているスーパー接合構造 SBCDの構造や動作原理、シミュレーション結果に ついて述べた。従来の DMOS 型 SBCD と順方向 特性並びに逆方向特性を比較した結果、順方向 特性においては、オン電圧のわずかな増加は見ら れるものの、スーパー接合構造は DMOS 型と遜色 のない低オン電圧特性を示している。また、逆方 向特性においては、スーパー接合構造のピラー 層が深くなるにしたがって耐圧が向上し、DMOS 型に比べ2倍以上の耐圧を示した。このことから、 SBCD のオン電圧に悪影響を与えることなく、高耐 圧化が実現可能であることを示している。

## 参考文献

[1] B. J Baliga: Power Semiconductor Devices, pp.192-193, PWS Publishing, Boston (1996)

[2] B. J. Baliga: Fundamentals of Power Semiconductor Devices, pp.167-185, Springer, New York (2008)

[3] Y. Fukumochi, I. Suga, and T.Ono: "Synchronous Rectifiers Using New Structure MOSFET", Proc. ISPSD, pp.252-255 (1995)

[4] H. P. Yee, P. O. Lauritzen and S. S. Yee: "Channel diode, a New Fast Switching Power Diode", Proc. ISPSD, pp.72-79 (1992)

[5] 菅原文彦,吉田竜也,星秀明,山口日出男, 大沼孝一:「自己バイアスチャネルダイオードの電 気的特性」,電学論 D, Vol.130, No.7, pp.831-837 (2010)

[6] G. Deboy, M. Marz, J.-P. Stengl, H. Strack, J. Tihanyi and H.Weber:"A new generation of high voltage MOSFET's breaks the limit line of silicon." Tech Digest IEDM98, pp.683-685 (1998)

[7] S.Iwamoto, K.Takahashi, H.Kuribayashi, S.Wakimoto, K.Mochizuki and H.Nakazawa: "Above 500V class Superjunction MOSFETs fabricated by deep trench etching and epitaxial growth", Proc. ISPSD, pp.1-4 (2005) [8] W. Saito, I. Omura, S. Aida, S. Koduki, M.Izumisawa, H. Yoshioka and T. Ogura:"Over 1000V Semi-Superjunction MOSFET with Ultra-Low On-resistance blow the Si-Limit", Proc. ISPSD, pp.1-4 (2005)

[9]"Atlas User's Manual DEVICE SIMULATION SOFTWARE", Silvaco, Inc., (2015)